SEST AVAILABLE COPY

(19) Japan Patent Office (JP) (12) Publication of Unexamined Patent Application (A) (11) Japanese Patent Laid-Open Number: Hei 2-162744 (43) Laid-Open Date: Hei 2-6-22 (June 22, 1990) 5 (51) Int.Cl.⁵ Identification Code Office Reference Number H 01 L 21/338 23/60 29/812 29/90 10 S 7638-5F 7733-5F Η 01 L 29/80 ₽ 6918-5F 23/56 В 15 Request for examination: Not requested Number of Claims: 3 (7 pages in total) (54) Title of the Invention: SEMICONDUCTOR DEVICE (21) Application Number: Sho 63-316365 (22) Filed: Sho 63-12-16 (December 16, 1988) 20 (72) Inventor: Syuichi Simizu in Kabushiki Kaisha Hitachi Seisakusho Takasaki Factory 111 Nisiyokote-tyo, Takasaki, Gunma (71) Applicant: Kabushiki Kaisha Hitachi Seisakusho 6, Kanda-Surugadai 4-tyome, Tiyoda-ku, Tokyo 25 (74) Agent: Patent Attorney; Katuo Ogawa (and another)

Specification

15

- 1. Title of the Invention SEMICONDUCTOR DEVICE
- 2. Scope of the claims
- 1. A semiconductor device having an intrinsic semiconductor substrate and a pair of impurity diffusion regions provided on a major surface of the intrinsic semiconductor substrate, in which the pair of impurity diffusion regions and an intrinsic semiconductor region between these impurity diffusion regions constitute a back-to-back diode, characterized in that a trap level is provided in the intrinsic semiconductor region.
 - 2. The semiconductor device according to claim 1, characterized by comprising: a semi-insulating GaAs substrate; a pair of n^+ -type diffusion regions provided on a major surface of the substrate; and a trap level formed in a surface portion of an intrinsic semiconductor region between the pair of n^+ -type diffusion regions.
- 3. The semiconductor device according to claim 2, 20 characterized in that the trap level of the intrinsic semi-insulating region is formed by electron beam irradiation and is about 0.1 to 0.2 eV.
 - 3. Detailed Description of the Invention [Field of the Industrial Application]
- The present invention relates to a technology for manufacturing an n⁺-i-n⁺ protection diode to which a space-charge limited current to be generated on a semi-insulating conductor GaAs (gallium arsenic) substrate is

applied, particularly relates to a technology for manufacturing a protection diode which is suitable for absorbing an electrostatic surge current of a GaAs MESFET (Metal Semiconductor Field Effect Transistor).

5 [Prior Art]

10

15

20

25

An n^+ -i- n^+ diode is manufactured by providing a pair of n^{+} -type diffusion regions 2 and 3 on a major surface of a semi-insulating GaAs substrate 1, and then providing diode electrodes 5 and 6 on the n^+ -type diffusion regions 2 and 3 that are not covered with an insulating film 4, as shown in Fig. 12. More specifically, a high-resistance semi-insulator (intrinsic semiconductor: i) with a resistivity of 10^7 to 10^8 ohm cm is used for the semi-insulating GaAs substrate 1. As a result, an energy band diagram of the $\ensuremath{\mbox{n}^{+}}\xspace$ -type diffusion regions 2 and 3 and an intrinsic semiconductor region (i-region) 7 between the n^+ -type diffusion regions 2 and 3 is as shown in In this energy band diagram, the part which is indicated by the dotted line is the Fermi level (FL), 8 denotes a conduction band, 9 denotes a valence band. And potential barriers a are formed at the interfaces between the n^+ -type regions $(n^{\scriptscriptstyle +})$ and i-region. The potential barrier a is about Incidentally, the transitional region is called a space-charge limitation region b. In addition, current(I)-voltage(V) characteristics of this diode are as shown in Fig. 14, and the withstand voltages are -Va and Va.

In such an n^+ -i- n^+ diode, when a predetermined voltage is applied to the n^+ -type diffusion regions 2 and 3, a current flows from the semi-insulating portion over the space-charge

limitation region b. This phenomenon is equivalent to that in a back-to-back type protection diode in which metallurgically manufactured n^+-p^+ diodes are joined in a back-to-back form. Therefore, it is known that the above described n^+-i-n^+ structure may become a protection diode which can be easily formed on a GaAs substrate (disclosed in Japanese Patent Laid-Open Publication No. Sho 61-292965).

[Problems to be solved by the Invention]

10

An n^+ -i- n^+ diode can be formed simultaneously with formation of the n^+ -type diffusion region which is formed when an FET is made on a GaAs substrate. Therefore, provision of p-diffusion region which is necessary for a protection diode formed by the use of p-n junction is unnecessary. Thus, an advantage is that the n^+ -i- n^+ diode is easy to form.

However, it has been found by the present inventor that this diode is not high in surge absorbing ability (surge absorbing capacity) for the following reasons. That is, in an n⁺-i-n⁺ diode, a contact area between opposite n⁺-type diffusion region and i-region cannot be set large because the depth of the diffusion layer of the n⁺-type diffusion region is shallow. As a result, the cross-section for a flow-through surge current to pass through cannot be set large, and thus the surge absorbing ability falls short of that of the metallurgical bonded p-n diode.

In addition, it has been found that the heights of the potential barriers are prone to vary in this n⁺-i-n⁺ diode. That is, the potential barrier subtly changes with the deposition condition of the semi-insulating GaAs substrate, or the like.

Accordingly, the characteristics of the n^+ -i- n^+ diode become prone to change.

An object of the present invention is to provide an n^+-i-n^+ diode which is high in surge absorbing ability.

Another object of the present invention is to provide a semiconductor device having an n^+ -i- n^+ diode which is high in surge absorbing ability.

The above described and other objects and novel features will be apparent from the description of this specification and the attached drawings.

[Means for solving the Problems]

A brief description of an outline of a typical one out of the inventions disclosed in this application is as follows.

That is, in an n⁺-i-n⁺ diode of the present invention, 15 a pair of n⁺-type diffusion regions are provided on a major surface of a semi-insulating intrinsic GaAs substrate, and a back-to-back diode composed of n⁺-i-n⁺ is constituted. i-region between the n^+ -type diffusion region and n^+ -type diffusion region is provided with a trap region having a trap 20 level by irradiation of an electron beam. The trap level is located at 0.2 to 0.3 eV below a conduction band in the energy band. Accordingly, if this trap level is filled with electrons, a height of a potential barrier relative to the n⁺-type diffusion region becomes 0.1 to 0.2 eV. This is sufficiently low in 25 comparison with about 0.6 eV given in the case that the level does not exist.

[Effects]

5

10

According to the above described means, in the $n^{+}-i-n^{+}$

diode of the present invention, a trap level is formed in the i-region by electron beam irradiation. The trap level is located at 0.2 to 0.3 eV below a conduction band in the energy band. Accordingly, if this trap level is filled with electrons, a height of a potential barrier relative to the n⁺-type diffusion region becomes 0.1 to 0.2 eV. This is sufficiently low in comparison with about 0.6 eV given in the case that the level does not exist. As a result, if a surge current (electrons) flows through the i-region, the initial electrons are trapped in the trap level in the i-region. Thereafter, the trap level is filled with electrons, and as a result, the energy level of the i-region approaches the energy level of the n^+ -type diffusion region. In this manner, once the energy level of the i-region become close to that of the n'-type diffusion region, the potential barrier for the subsequent surge current is lowered from 0.6 eV to between 0.1 and 0.2 eV. Therefore, the surge current easily flows from an n⁺-type diffusion region into the other n^+ -type diffusion region, and thus the surge absorbing capability becomes high.

20 [Embodiment]

10

15

25

Hereinafter, a description will be given of an embodiment of the present invention with reference to the drawings.

Fig. 1 is a sectional view showing a sketch of an n^+ -i- n^+ diode in a GaAs MESFET with a protection diode according to an embodiment of the present invention; Fig. 2 is an energy band diagram of the same; Fig. 3 is an energy band diagram of the same in a state where a surge current flows; Fig. 4 is a graph showing current-voltage characteristics of the same before a

surge current starts to flow; Fig. 5 is a graph showing current-voltage characteristics of the same in a state where a surge current flows; Fig. 6 is a schematic plan view showing a sketch of the same FET; Fig. 7 is a equivalent circuit diagram of the same. Figs. 8 to 11 are sectional views of an n⁺-i-n⁺ diode in each manufacturing process. Fig. 8 is a sectional view showing a state where ion implantation into a major surface of a semi-insulating GaAs substrate is performed; Fig. 9 is a sectional view showing a semi-insulating GaAs substrate which has been subjected to diffusion treatment; Fig. 10 is a sectional view showing a semi-insulating GaAs substrate which is partially irradiated with an electron beam; Fig. 11 is a sectional view showing a semi-insulating GaAs substrate on which diode electrodes are formed.

5

10

15

20

25

In description of this embodiment, a description will be given of an example where the present invention is applied to a GaAs MESFET with a protection diode. The GaAs MESFET with the protection diode has a structure in which a back-to-back diode (protection diode) 10 is interposed between the gate and source of the MESFET including the gate (G), source (S), and drain (D) as shown in the equivalent circuit of Fig. 7. In GaAs MESFETs, a gate length of the device is shortened to 1 μm or less typically in order to enable fast operation, making use of the physical property that the electron mobility in GaAs is high in comparison to that in Si. Thus, the electrostatic discharge resistance is weakened. Therefore, in order to enhance the electrostatic discharge resistance, performance protection diode is provided between the gate and source.

5

10

15

20

25

In a GaAs MESFET chip (semiconductor device) 20, a pattern for the source electrode, drain electrode, and gate electrode and the like is as shown in Fig. 6. Specifically, a pair of source and drain electrodes 21 and 22, which are formed in rectangular patterns, are provided on the major surface of the rectangular chip 20. In addition, a gate electrode 23 is elongated between the source and drain electrodes 21 and 22. A part of the gate electrode 23 outside the source and drain electrodes 21 and 22 is wide and forms a wire bonding portion 24. Also in the source and drain electrodes 21 and 22, wire bonding portions 25 and 26 are provided.

On the other hand, the protection diode 10, i.e. the $n^{+}-i-n^{+}$ diode 10 which is formed of $n^{+}-i-n^{+}$, is provided on the left side of the chip 20. This n⁺-i-n⁺ diode 10 is constituted of a pair of n^+ -type diffusion regions 2 and 3, and an intrinsic semiconductor region (i-region) 7 between the n⁺-type diffusion regions 2 and 3 as shown by dotted lines. In addition, this intrinsic semiconductor region 7 is also a trap region 27 which is formed by electron beam irradiation as shown by the chain double-dashed line. Moreover, diode electrodes 5 and 6 are provided on the n^+ -type diffusion regions 2 and 3, respectively. One diode electrode 5 extends on the surface of the chip 20. This extending interconnection portion 28 is electrically connected to the source electrode 21. Furthermore, an interconnection portion 29 of the other diode electrode 6 is electrically connected to the gate electrode 23.

Next, the structure of the n⁺-i-n⁺ diode 10 will be

described in detail. That is, Fig. 1 is a sectional view showing the structure of the n^+ -i- n^+ diode 10. The n^+ -i- n^+ diode 10 is formed providing bv the surface of the intrinsic semi-insulating GaAs substrate 1 with the pair of n^+ -type diffusion regions 2 and 3. The semi-insulating GaAs substrate 1 is made of an intrinsic semiconductor whose resistivity o is 10^7 to 10^8 ohm cm. On the other hand, the n⁺-type diffusion regions 2 and 3 are made of an extrinsic semiconductor in which donors are implanted.

5

10

15

20

25

The n*-type diffusion regions 2 and 3 are formed as follows. That is, as shown in Fig. 8, a SiO_2 film 31 is selectively provided on the major surface of the semi-insulating GaAs substrate 1 in a thickness of about 5000 angstrom. Subsequently, Si ions 32 are implanted using the SiO_2 film 31 as a mask, and annealing is performed. Consequently, the diffusion regions 2 and 3 are formed as shown in Fig. 9. The implantation of the Si ions 32 is performed at 150 KeV at a dose of 3 x 10^{13} cm⁻². The implanted Si ions 32 are activated by annealing in an atmosphere including As at 800° C for 20 minutes. The activated Si ions 32 diffuse to a depth of 0.1 to 0.2 μ m to form the n*-type diffusion regions 2 and 3. As a result, the sheet resistance of the n*-type diffusion regions 2 and 3 are 100 to 150 ohm/square. In addition, the distance 1 between the n*-type diffusion regions 2 and 3 is several micrometers.

By implanting the Si ions 32 into regions on the intrinsic semi-insulating GaAs substrate 1 which are separated by a predetermined distance, the basic form of the n^+ -i- n^+ diode 10 using the semi-insulating GaAs substrate 1 as an i-region is

formed.

On the other hand, in this embodiment, the trap region 27 (region indicated by the dotted line) is provided in an i-region 7 between the pair of n⁺-type diffusion regions 2 and 3 as shown in Fig. 1. Moreover, a trap level (electron trap level) 33 is formed as shown in the energy band diagram of Fig. This trap level 33 is formed by irradiating the corresponding intrinsic semiconductor region 7 between the n^{\dagger} -type diffusion regions 2 and 3 with an electron beam 34 as 10 shown in Fig. 10. The irradiation of the electron beam is performed at an implantation energy of 0.7 to 2 MeV and a dose of 1 x 10^{12} to 1 x 10^{14} cm⁻². As a result, the trap region 27 having a depth of 0.2 to 0.4 nm, which is about twice as large as those of the n^+ -type diffusion regions 2 and 3, is formed. The trap level 33 of the trap region 27 is located at h eV below 15 a conduction band 8, for example at 0.2 to 0.3 eV, as shown in the energy band diagram of Fig. 2. Incidentally, in the energy band diagram, the part which is indicated by the dotted line is the Fermi level (FL). Reference numeral 8 denotes the 20 conduction band, and reference numeral 9 denotes a valence band. Furthermore, potential barriers a are formed at the interfaces between the n^+ -type regions (n^+) and i-region. Because the forbidden band of the GaAs is 1.42 eV at 300K, and the conduction band 8 is located at about 1 eV above the Fermi level in the 25 n^{\dagger} -GaAs, the potential barrier a is about 0.6 eV. transitional region is called a space-charge limitation region b. Incidentally, the irradiation of the electron beam is performed, in particular, to the i-region 7 for diode formation,

therefore other regions are not adversely affected by the irradiation.

In addition, on the n^+ -type diffusion regions 2 and 3, the diode electrodes 5 and 6 are formed by the use of AuGe (gold and germanium) alloy as shown in Fig. 11. Therefore, the protection diode 11 is formed.

- 5

10

15

20

25

Next, a description will be given of the operation of such an n⁺-i-n⁺ diode 10. In this n⁺-i-n⁺ diode 10, the trap region 27 having the trap level 33 is provided in the intrinsic semiconductor region (i-region) 7 between the n⁺-type diffusion regions 2 and 3. Consequently, the following effects are obtained. The energy band diagram of the n⁺-i-n⁺ diode with a conventional structure is as shown in Fig. 13 as described above. In this case, before and after a surge current begins to flow, the heights of the energy barrier are equal, i.e. about 0.6 eV. Therefore, the I-V characteristics of the conventional diode do not change as shown in Fig. 14.

On the other hand, in the energy band diagram of the n⁺-i-n⁺ diode 10 of the present invention, the trap level 33 is present in the i-region 7. Although the trap level 33 is present in the i-region 7 until immediately before a surge current begins to flow as shown in Fig. 2, the energy barrier is a, i.e. about 0.6 eV as in the case of the conventional structure. Accordingly, the I-V characteristics at the moment when a surge current begins to flow are as shown in Fig. 4, which are the same as those of the conventional case shown by Fig. 14. That is, the n⁺-i-n⁺ diode 10 of the present invention has a withstand voltage equal to that of conventional one unless a surge current

flows, and no bad influence is exerted on the MESFET to which the protection diode 10 is connected, as in the case of the conventional one.

On the other hand, once a surge current begins to flow, electrons 35 are trapped in the trap level 33 in the i-region 5 7, and the energy band diagram becomes one which is shown in Fig. 3. Consequently, the potential barrier d is lowered to a value of the order of 0.1 to 0.2 eV. As shown in Fig. 5, the I-V characteristics corresponding to this state have a lower diode withstand voltages V_R' ($V_R' < V_R$) and $-V_R'$ ($-V_R' > -V_R$) in 10 comparison with those in the I-V characteristics in a state before a surge current begins to flow. As a result, it is easy for a current to flow through the n⁺-i-n⁺ part for the subsequent surge current. Thus, according to the structure of the present 15 invention, even the n⁺-i-n⁺ diode 10 having a small facing area of the n^{\dagger} -type diffusion regions 2 or 3 and the i-region 7 can function as a diode with a high surge absorbing ability.

According to such an embodiment, effects as described below will be achieved.

(1) In the n⁺-i-n⁺ diode of the present invention, the intrinsic semiconductor region is the trap region having the trap level. Once a surge current begins to flow, the potential barrier relative to the n⁺-type diffusion region of the intrinsic semiconductor region is lowered from 0.6 eV to between 0.1 and 0.2 eV. Thus, it is easy for the subsequent surge current to flow, and an effect that the surge absorbing ability becomes high as in the case of the p-n junction diode can be achieved.

- (2) As a result of the effect (1) as described above, the surge absorbing ability of the n^+ -i- n^+ diode of the present invention becomes high, and thus an effect that the electrostatic discharge resistance of a MESFET increases can be achieved.
- 5 (3) According to the present invention, the trap level is formed by electron beam irradiation of which controllability is good, thus an effect that, even if the potential barrier of the semi-insulating GaAs substrate changes, a desired trap level can be formed with a good reproducibility can be achieved.
- 10 (4) As a result of the effect (3) as described above, according to the present invention, the trap level can be formed with a good reproducibility, thus an effect that the characteristics of the n^+ -i- n^+ diode become stable can be achieved.
- (5) As a result of the effect (4) as described above, according to the present invention, the trap level can be formed with a good reproducibility, thus an effect that the yield improves can be achieved.
 - (6) As a result of the effects (1) to (5) as described above, according to the present invention, a synergistic effect that it is possible to provide the n⁺-i-n⁺ diode which is excellent in surge absorbing ability and, at the same time, to provide the GaAs MESFET with a protection diode which is inexpensive and has a high electrostatic discharge resistance can be achieved.

20

The invention made by the present inventor has been specifically described above on the basis of the embodiment. However, the present invention is not limited to the above described embodiment, and various changes are possible without

departing from the gist thereof, of course. For example, even when another semiconductor other than GaAs is used for the intrinsic semiconductor substrate, similar effects as in the above described embodiment can be achieved. In this case, in Si, even in an intrinsic semiconducting state, electrons are easy to flow, and thus it is necessary to put some thought into designing a circuit.

In addition, although the trap level 33 is formed by electron beam irradiation in the above described embodiment, the trap level 33 may be formed by plasma irradiation, neutron irradiation, or the like.

In the above description, a case that the invention made by the present inventor is applied to a technology for manufacturing a GaAs MESFET with a protection diode which pertains to the field of application that is the background of the present invention, has been explained. However, the present invention is not limited to this, and is applicable to a technology for manufacturing a GaAs IC and the like.

The present invention can be applied at least to manufacturing a semiconductor device incorporating an n^+ -i- n^+ diode.

[Effects of the Invention]

5

10

15

20

25

A brief explanation for the effects which are achieved by the typical one of the invention disclosed in the present application is as follows.

In the n^+ -i- n^+ diode of the present invention, since an electron trap level formed by electron beam irradiation is provided in an intrinsic semiconductor region, which is

7 /

semi-insulating high-resistance region, the trap level is filled with electrons when a surge current flows through the n^+ -i- n^+ part of the diode. Therefore, the height of the potential barrier of the intrinsic semiconductor region relative to that of the n^+ -type diffusion region becomes small. Therefore, according to the present invention, the tolerance to flowing-through of a surge current is enhanced, and the performance of a protection diode against electrostatic discharge damage can be improved.

10 4. Brief Description of the Drawings

20

25

Fig. 1 is a sectional view showing a sketch of an n^+ -i- n^+ diode in a GaAs MESFET with a protection diode according to an embodiment of the present invention;

Fig. 2 is an energy band diagram of the same;

Fig. 3 is an energy band diagram of the same in a state where a surge current flows;

Fig. 4 is a graph showing current-voltage characteristics of the same before a surge current starts to flow;

Fig. 5 is a graph showing current-voltage characteristics of the same in a state where a surge current flows;

Fig. 6 is a schematic plan view showing a sketch of the same FET;

Fig. 7 is an equivalent circuit diagram of the same;

Fig. 8 is a sectional view showing a state where ion implantation into a major surface of a semi-insulating GaAs substrate is performed in manufacturing the n^+ -i- n^+ diode;

Fig. 9 is a sectional view showing a semi-insulating GaAs substrate which has been subjected to diffusion treatment in

manufacturing the same;

10

Fig. 10 is a sectional view showing a semi-insulating GaAs substrate which is partially irradiated with an electron beam;

Fig. 11 is a sectional view showing a semi-insulating GaAs substrate on which diode electrodes are formed;

Fig. 12 is a sectional view showing a sketch of a conventional n^+ -i- n^+ diode;

Fig. 13 is an energy band diagram of the same; and

Fig. 14 is a graph showing current-voltage characteristics of the same.

1...semi-insulating GaAs substrate, 2 and $3...n^{+}$ -type diffusion region, 4...insulating film, 5 and 6...diode electrode, 7...intrinsic semiconductor region (i-region), 8...conduction band, 9...filled band, $10...n^{+}-i-n^{+}$ diode 15 (protection diode), 20...chip, 21...source electrode, 22...drain electrode, 23...gate electrode, 24...wire bonding portion, 25 and 26...wire bonding portion, 27...trap region, 28...interconnection portion, 29...interconnection portion, 31...SiO₂ film, 32...Si ion, 33...trap level, 34...electron 20 beam, 35...electron

Agent: Patent Attorney; Katuo Ogawa

®日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 平2-162744

Solnt, Cl. 5

識別配号

庁内整理番号

❷公開 平成2年(1990)6月22日

H 01 L 21/338 23/60 29/812 29/90

S 7638-5F 7733-5F

H 01 L 29/80 23/56 PB

審査請求 未請求 請求項の数 3 (全7頁)

会発明の名称 半導体素子

②特 願 昭63-316365

②出 願 昭63(1988)12月16日

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

②出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男 外1名

明相右

- 発明の名称 半導体素子
- 2. 特許請求の範囲
 - I. 真性半界体基板と、この真性半導体基板の主面に設けられた一対の不純物拡散領域とを有し、 前記一対の不純物拡散領域とこれら不純物拡散 領域間の真性半導体領域はパックトゥバック型 のダイオードを構成してなる半導体素子であっ て、前記真性半導体領域はトラップ単位が設け られていることを特徴とする半導体素子。
 - 2. 半絶縁性GaAs 器板と、この岩板の主面に 設けられた一対のa・形拡散領域と、前記一対 の n・形拡散領域間の真性半導体領域の製層部 に形成されたトラップ単位とからなることを特 徴とする特許論求の範囲第1項記載の半導体素 子。
 - 3. 般記其性半導体領域のトラップ単位は電子機 照射によって形成されり、1~0、2 e V程度 となっていることを特徴とする特許請求の範囲

第2項記載の半導体素子。

3. 発明の詳細な説明

(産業上の利用分野)

本免明は、半色緑性 CaAs (ガリウム・砒素) 基根上に形成される空間電荷制限電流を応用した n・-1-n・型保護ダイオードの製造技術に保わり、特に CaAs MESFET (Metal-Sestenductor-Pield-Effect-Transistor) の許電サージ電流の吸収に好通な保護ダイオードの製造技術に関する。

(従来の技術)

n * - i - n * ダイオードは、第12回に示されるように、半絶縁性 G a A s 落板 1 の主回に一対のn * 形拡散領域2.3 を設けかつ絶縁験4に設われないn * 形拡散領域2.3 上にダイオード用電極6.6を設けることによって製造される。すなわち、前記半絶縁性 G a A s 基板 1 は比抵抗が10 * ~ 10 * Ω・c m と高抵抗半絶縁体 [真性(iatrinsic) 半導件:1)が使用される。この結果、前配n * 形拡散領域2.3 とn * 形拡散領

域2.3の間の真性半事体領域(1領域)7のエネルギーバンド図は、第13図に示されるようになる。同エネルギーバンド図において、点線で示される部分がフェルミレベル(PL)であり、8が伝導帯であり、9が価電子帯である。そして、ロ・形領域(n・)と「領域との界面には電位障望 a が形成される。この電位障壁 a は、約0.6 と V となる。なお、返移領域は空間電荷網限領域 b と称される。また、このダイオードの電流(1)一型圧(V)特性は、第14図に示されるようになり、耐圧は-Va, Va となる。

このような n * - 1 - n * ダイオードにあっては、 n * 形拡散領域 2 、3 に所定の電圧を印加すると、半絶縁部分から空間電荷制限領域 b を越えて電波が流れる。この現象は、拍金的に作った n * - p * ダイオードを背中合わせの形で接続したパックトゥパック型保護ダイオードと等価であり、したがって、 n * - 1 - n * 型の上記標達は、 C a A s 基板上に容易に形成できる保護ダイオードとなり得ることが知られている(特開図 6 1 - 2

92965号公報にて明示)。

(発明が解決しようとする課題)

α↑ーiーn↑ダイオードは、FETをGaA s 基板上に製作する際に形成するn・形拡散領域 を作り込む時に同時に作ることができ、pn接合 形成による保護ダイオードの如くp形拡散領域を 数ける必要がなく、簡単であることが特長である。

しかし、このダイオードは以下の理由により、サージ吸収力(サージ吸収協力)が大きくないことが本発明者によってあきらかにされた。すなわち、n*ー1-n*ダイオードは対向するn*形飲 散環域と「領域の接触面積が前記n*形拡散領域の拡散層深さが残いために大きくとることができない。したがって、質過サージ電波の過過断面積が広くとれず、サージ吸収能力がpn 拍金接合型ダイオードに及ばない。

また、この n * - l - n * ダイオードは電位な 更の高さがばらつき易いことをも見出した。すな わち、電位陳璧は半絶縁性 G a A s 基切の成長条 件等によって微妙に変わる。このため、 n * - J

ーn・ダイオードの特性が変動し慕くなる。

本発列の目的は、サージ吸収力の高い n * - i - n * ダイオードを提供することにある。

本発明の他の目的は、サージ吸収力の高い n・ - 1 - n・ダイオードを有する半導体業子を提供 することにある。

本発明の前記ならびにそのほかの目的と鉄規な 特徴は、本明知者の記述および抵付図図からあき らかになるであろう。

(課題を解決するための手段)

本版において聞示される発明のうち代製的なものの概要を簡単に説明すれば、下記のとおりである。

記トラップ単位は、エネルギーバンド中で伝導符の下方 0、2 ~ 0、3 e V に位置している。このため、このトラップ単位が電子で満たされれば n ↑ 形拡散観視との電位障壁高さは 0、1 ~ 0、2 e V となり、この単位がない場合の約 0、6 e V に比べ充分低くなっている。

(作用)

 づく。このように、一旦し領域のエネルギーレベルがn・形弦散領域に近くなれば、次に流れ来るサージ電流は電位障壁が約0.6 e Vから0.1 ~0.2 e Vと低くなるため、容易にn・形弦散領域からn・形弦散領域に流れ込み、サージ吸収力が高くなる。

(実施例)

(

以下図面を参照して本発明の一実施例について 裁明する。

第1図は本発明の一実施例による保護ダイオード付G a A a M E S P E T における n * - 1 - n * ダイオードの概要を示す断面図、第2図は同じくサージ電 後 x ネルギーペンド図、第3図は同じくサージ電 彼が 値 れた状態における x ネルギーペンド図、 4 図は同じく テージ電 彼が 彼れる 前の電 液一 電 正 特性を示すグラフ、 第5 図は同じく サージ 電 な が された状態の電 彼一 電 正 特性を示すグラフ、 第 6 図は同じく 等 断回路図、 第 8 図 一 第 1 1 図は n * - 1 - n * ダイオードの各製造工程における 師

回図であって、第8図は半色緑性 CaAs 恭仮の主面にイオン打ち込みがなされた状態を示す断面図、第9図は拡散処理された半色緑性 CaAs 基板を示す断面図、第10図は電子線が部分的に取射された半絶緑性 CaAs 養板を示す断面図である。

この実施例では保護ダイオード付GaAsMBSFETに本発明を適用した例について説明する。この保護ダイオードGaAsMESFETは、第7回の等価四路に示すようにゲート(G)、ソース(S)、ドレイン(D)で構成されるMESFBTのゲートとソース間にパックトゥパックのダイオード(保護ダイオード)10を入れた構造となっている。GsAsMBSFETは、GaAsにおける電子移動度がSiに比較しておいる、ではおける電子を動度がある。この静電破壊強度を高めるために、性能の良い

度ダイオードをゲートとソース間に設けている。

一方、チップ 2 0 の左側には保理ダイオード 1 0、すなわち n * ー! ー n * で構成される n * ー i ー n * ダイオード l 0 が設けられている。この n * ー! ー n * ダイオード l 0 は、点線で示されるように一対の n * 形拡散領域 2 、3 とこの n * 形拡散領域 2 、3 間の実性半導体領域 (! 領域)

7 とによって構成されている。また、この真性半 事体領域では二点鎮線で示されるように電子線照 射によって形成されたトラップ領域2 T ともなっ ている。また、前記n・形拡散領域2.3 上には ダイオード用電極5.6がそれぞれ設けられてい る。一方のダイオード用電極5 はチップ20の表 面上に延在し、この延在した配線部28は前記ソ ース電極21に電気的に接続されている。また、 他方のダイオード用電極6の配線部29はゲート 電極23に電気的に接続されている。

つぎに、n*-1-n*ダイオード10の構造について詳細に説明する。すなわち、第1図は<math>n*-1-n*ダイオード10の構造を示す断面図である。n*-1-n*ダイオード10は真性な半絶縁性GaA * 整板1 の表面に一対のn* 形成域 2、 3 を設けることによって形成されている。半絶縁性GaA * 整板1 は比抵抗 ρ が 10* ~ 10* Ω · c m となる真性 (intrinsic) 半導体となっている。また、前記 n* 形成散領域 2、 3 はこれに 反して F ナーを 人れた 外因性 (

extriusic) 半導体となっている。

前記n*形拡散領域2.3は第8図に示される ように、半絶縁性GaAs基板1の主面に選択的 に厚さ5000人程度の510。膜31を設けた 後、このSi0。膜31をマスクとしてSIイオ ン32を打ち込み、かつアニールすることによっ て第9図に示されるように形成される。前記SI イオン32の打ち込みは150KeV、ドーズ量 3×1011cm-1として行われる。打ち込まれた SIイオン32は、800でのAiを合む雰囲気 中で20分間アニールされることによって活性化 される。活性化されたSIイオン32は0.1~ 0. 2μmの深さにまでは取してn・形拡発領域 2. 3を形成する。前紀n+ 形拡散領域2. 3の シート抵抗は100~1500/口となる。また、 前記 n * 形拡散領域 2 と n * 形拡散領域 3 との関 隔丘は数μmとなっている。

このように真性な半胞緑性GaAs基板1に所 定距離階してSlイオン32を打ち込むことによって半絶緑性GaAs基板1をl (intrinate)部

示される部分がフェルミレベル(PL)であり、8が伝導帯であり、9が価電子帯である。そして、n・形領域(n・)と1 領域との界面には電位職型 a が形成される。この電位障型 a は、G a A s の誘倒帯幅が300 Kで1. 42 e Vであり、n・形G a A s では伝導帯8がフェルミレベルの上方約1 e Vに位置することから、約0.6 e V となる。透移領域は空間電荷制限領域 b と称される。なお、前記電子線附針はダイオード形成のために1 領域7に特定されて限射されることから、他の領域には感影響を及ぼさない。

また、前配n・形拡散領域2、3上には、第1 1回に示されるように、ダイオード用電極5、6 がAuGo(金・ゲルマニウム)合金によって形成される。これによって保護ダイオード11が形成される。

つぎに、このような n * - i - n * ダイオード 1 0 の動作について説明する。この n * - i - n * ダイオード 1 0 においては、向配 n * 形は散観 域 2 、 3 隣の真性半導体領域 (i 領域) 7 にトラ とした n * ー i ー n * ダイオード 1 0 の基本形が 形成される。

一方、この実施例では、第1図に示されるよう に、一対のn+形拡散領域2.3間のし領域7に トラップ領域2?(点々で示される領域)が設け られていて、第2図のエネルギーパンド図で示さ れるようにトラップ単位(電子トラップ単位)3 3が形成されている。このトラップ単位33は第 10回に示されるように、対応する n * 形拡散領 地2. 3間の真性半単体領域7部分に電子線34 を照射することによって形成される。電子鉄照射 は、たとえば、打ち込みエネルギー0、7~2M e V, F-ズ貴1×10¹²~1×10¹⁴cm⁻²で 行われる。この結果、深さが O. 2~0. 4 μ m と前記の*形拡散領域2、3の略倍となるトラッ プ領域27が形成される。このトラップ領域27 のトラップ準位33は、第2図のエネルギーパン ド図に示されるように、伝導帯 B の下方のheV の位置、たとえば、0.2~0.3eVに位置す る。なお、エネルギーパンド図において、点線で

ップ単位33を有するトラップ領域27が設けられている。このため、以下の効果が得られる。 従来の構造の n + - l - n + ダイオードのエネルギーバンド図は、前述のように第13図に示されるようになる。この場合、サージ電流が流れる前も、又、流れ始めてもエネルギー障壁の高さは変わらず、約0.6 e V程度である。したがって、従来のダイオードの I - V 特性は第14図の如く不変である。

これに対して、本発明のn・・・1 - a・ダイオード10のエネルギーパンド図は、 i 領域7にトラップ単位33が存在している。このトラップ単位33はサージ電波が流れる直前まで第2図に示す如く、 i 領域7にトラップ単位33は存在するが、エネルギー障壁は従来構造の場合と国機にa、すなわち、約0.8 e Vである。したがって、サージ電波が流れ始める瞬間の1 - V 特性は第4図のようになり、第14回で示される従来の場合と同じである。すなわち、本発明のn・・1 - n・ダイオード10はサージで波が流れる場合以外は

世来のものと同一耐圧であり、この保護ダイオード10が接続されるMESPETには世来のものと変わらず何時期い影響はない。

このような実施例によれば、つぎのような効果が得られる。

(1) 本発明のn*ーiーn*ダイオードは、真

(5)上配(4)により、本発明によれば、再現性良くトラップ準位を形成できるため、歩留りが向上するという効果が得られる。

(6)上記(1)~(5)により、本発明によれば、サージ吸収の使れた n・ー」ー a・ダイオードを提供することができるとともに、静電破壊耐量が大きい安価な保護ダイオード付 G a A s M B S F E T を提供することができるという招乗効果が係られる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を透脱しない範囲で種々変更可能であることはいうまでもない、たとえば、真性半導体基仮として、GaAs以外の他の半導体を用いても前記実施例同様な効果が得られる。この場合、SIは真性半導体状態でも電子が流れ易いので固路上工火を必要とする。

また、前記実施例では電子練照射によってトラップ単位33を形成したが、プラズマ配射あるいは中性子線照射等によってトラップ単位33を形

性半導体領域がトラップ単位を有するトラップ制 域となっていて、サージ電法が流れ出すと、前記 真性半導体領域のn・形は散領域に対する電位陸 壁は約0.6 e Vから0.1~0.2 e Vに下が るため、その後のサージ電流が流れ弱くなり、サージ吸収力がPn接合ダイオードと同様に高くな るという効果が得られる。

(2)上記(1)により、本発明の n * - i - n
* ダイオードは、サージ吸収力が大きくなるため、
M B S P E T の静電玻璃耐量が向上するという効果が得られる。

(3) 本発明によれば、制御性の良い電子線解射によってトラップ準位を形成することから、半絶縁性 GaAs 基板の電位器型が変動していても所望のトラップ準位を再現性良く形成できるという効果が得られる。

(4)上記(3)により、本発明によれば、再現性良くトラップ準位を形成できるため、n・ー! ーn・ダイオードの特性が安定するという効果が 得られる。

成しても違い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である保護ダイオード付G a A s M E S F E T の製造技術に適用した場合について説明したが、それに限定されるものではなく、G a A s I C 等の製造技術に適用できる。

本発明は少なくともn・-i-n・ダイオードを超み込んだ半導体素子の製造には適用できる。 (発明の効果)

本職において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下紀のとおりである。

本発明のn・ーーーn・ダイオードは半絶縁高 抵抗領域となる食性半導体領域に、電子線照射に よる電子トラップ単位が設けられていることから、 サージ電波がこのダイオードのn・ー1ーn・部 分を貫通して彼れる際、このトラップ単位は電子 で充橋されるため、真性半導体領域のn・形拡散 領域に対する電位随壁高さが低くなる。したがっ

特別平2-162744 (6)

て、本発明によればサージ電流の質道裕度が高められ、静電破壊に対する保護ダイオードの性能を 高めることができる。

4. 図面の簡単な説明、

第1図は本発明の一実施例による保護ダイオー ド付G a A a M B S F B T における n・ー i ー n ・ダイオードの概要を示す断回図、

第2図は同じくエネルギーパンド図、

第3回は同じくサージ電流が流れた状態におけるエネルギーパンド図、

第4回は同じくサージ電波が扱れる前の電波ー 電圧特性を示すグラフ、

第5回は同じくサージ電流が流れた状態の電流 一電圧特性を示すグラフ、

第6回は同じくPETの概要を示す模式的平面 図、

第7図は同じく等価回路図、

第8図はn・ー!-n・ダイオードの製造における半絶縁性CaAs基版主面にイオンが打ち込まれた状態を示す際面図、

S | イオン、33 …トラップ単位、34 …電子線、35 …電子。

代理人 弁理士 小川勝男



第9回は同じく拡散処理された半絶縁性CaA a基板を示す断面図、

第10図は電子線が部分的に放射された半絶線 性GaAs基根を示す断面図、


第11回はダイオード用電極が形成された半絶 緑性GaAs猛板を示す断回図、


新12回は従来の n + − i − n + ダイオードの 概要を示す断面図、

41.3 図は同じくエネルギーパンド図、


銀14回は同じく電道-電圧特性を示すグラフである。


1 … 半絶縁性 G a A s 蒸板、2,3 … n * 形弦 散切域、4 … 逸縁膜、5,6 … ダイオード用電極、 7 … 真性半導体領域(1 領域)、8 … 伝導符、9 … 充満符、10 … n * ー 1 ~ n * ダイオード(保 鍵ダイオード)、20 … チップ、21 … ソース電 個、22 … ドレイン電極、23 … ゲート電極、2 4 … ワイヤボンディング部、25,26 … ワイヤ ポンディング部、27 … トラップ領域、28 …配 鎮郎、29 … 配線部、31 … S 10 。 膜、32 …








持開平2-162744 (7)











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

Ł

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 □ FADED TEXT OR DRAWING
 □ BLURRED OR ILLEGIBLE TEXT OR DRAWING
 □ SKEWED/SLANTED IMAGES
 □ COLOR OR BLACK AND WHITE PHOTOGRAPHS
 □ GRAY SCALE DOCUMENTS
 □ LINES OR MARKS ON ORIGINAL DOCUMENT
 ☑ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.